Xilinx、5G基地局運用ニーズに対応した「Zynq RFSoC DFE」を発表

Xilinxは10月27日(米国時間)、4G/5G基地局向けに「Zynq RFSoC DFE」を発表した。この発表向けにオンラインで説明会が開催されたので、その内容をご紹介したい。

アヴネット、5Gシステムの導入を加速させるRFSoC開発キットを発表

Zynq RFSoCは特に基地局向けに特化した製品で、第3世代が2019年2月に発表されているが、今回の第4世代はこの後継となる(Photo01)。

この第4世代は、様々なUse Caseに対応、というのが主眼になっている。もともと5GではeMBB、URLCC、mMTCの3本が主な特徴とされていたが、現時点で始まっているサービスはほぼほぼeMBBに特化した話だけで、しかもサービス範囲がピンポイントだったりするので、まだ5Gが普及したとは言えない状況であるのはご存じの通り。ただこの普及状況は時間が経つと改善されるが、それはeMBBのみの話である。今後はURLLCやmMTCのサービスの設計とかデバイスの開発などが始まると思われるが、こうした多様化するUse Caseに基地局の側も当然対応する必要があり、これに向けたのが今回の第4世代のZynq RFSoC DFEとなる。

もう1つ背景としてあるのは、5Gでは新しいキャリアが多数登場するほか、以前と比べると異なる、例えばO-RANとかTIPの様な話も出てくることで、5G Networkそのものの提供形態がより複雑化することが予測される。こうした複雑化したシステムでは、提供すべきサービスが当然従来と異なるものになり、かつしばしばそれが変更されることもある。こうしたケースではASICよりFPGAの方が好ましく、その中でもZynq RFSoC DFEの様な基地局向けに特化したFPGAが有利、という話である。

さらに言えば、現在は4G→5Gの転換期に当たるほか、ニーズも色々増えてきており、こうした事に対応してゆかなければならない(Photo04)。

こうした問題に対する回答として同社が用意したのが、3GPPに準拠した無線周りの処理を全部Hard IP Coreブロックとして提供することである(Photo05)。

最大で8T8R(送受信それぞれ8対のMIMO)に対応。最大400MHzの帯域幅を持ち、DUC/DDCやDPD(Digital Pre-Distortion)などをすべて搭載したことで、FPGA Logicはその他の用途に専念できるという訳だ。

第3世代との性能比較がこちら(Photo07)である。

処理によって差はあるが、概ね2倍～4倍の処理性能改善がありながら、これまでFPGA Locicを利用していた処理をHard IPに切り替えたことで消費電力を半減させられるとする。基本的な処理そのものはすべてHard IP化されており、FPGAは細かな調整などにのみ介入する、という形で実装できるため、カスタマイズの余地は大きいし、基本的な部分はHard IP化されているからプログラミングの手間も減る、としている(Photo08)。

CA(Carrier Aggregation)に標準対応、というのもXilinxがアピールするポイントで、これまでは複数のFPGAを使ってこれを実現していたことを1チップ化できるとする(Photo09)。